VLSI ANSWERSVLSI Network
STA / PUBLIC QUESTION

Why should clock uncertainty not be silently folded into a path delay?

auditability benefit of named timing assumptions.

SOURCE-LINKED WORKING ANSWERREVIEW STATUS VISIBLE

Working answer

Clock uncertainty를 path delay에 숨기지 않고 별도 항목으로 두면 jitter, modeling margin과 skew assumption을 검토하고 변경 영향을 추적하기 쉽습니다. 실제 분해 방식과 적용 위치는 STA tool과 signoff methodology를 따라야 합니다.

Source-linked methodology outline.. 이 설명은 공식 도구 문서, 표준 원문 또는 signoff methodology를 대체하지 않습니다.